팻 겔싱어 인텔 최고경영자(CEO)가 19일(현지시간) 미국 캘리포니아주 산호세에서 열린 연례 개발자 행사인 ‘인텔 이노베이션(Intel Innovation)’에서 차세대 파운드리 공정을 적용한 ‘1.8나노미터(nm·10억분의 1m)급 웨이퍼(반도체 원판)’를 들고 있습니다.
팁(Chip) 만사입니다.
마냥 어려워 보이는 반도체에도 누구나 공감하는 ‘세상 만사’가 있습니다. 불안정한 국제 정세 속에서 주요국의 전쟁터가 된 반도체 시장입니다. 그 속 부드러운 비하인드 스토리부터 촌각을 다투는 트렌드 이슈까지, ‘팁 만사’가 세상 만사를 전할 수 있도록 간단히 알려드립니다.
원조 ‘반도체 거인’ 인텔이 업계를 술렁이는 깜짝 발표를 했습니다. 무려 1.8나노미터(nm10억분의 1m)급 웨이퍼(반도체 원판)를 공개한 것입니다.
삼성전자와 TSMC는 2025년에야 2나노 공정 기반 반도체를 양산할 계획인데, 아직 시제품이긴 하지만 인텔이 이미 1.8나노 웨이퍼를 공개한 것에 놀랍습니다. 이제 반도체 업계의 경쟁이 1나노를 넘어 0.1나노 차이 싸움으로 심화되고 있는 모습입니다.
반도체 파운드리에서 0.1나노 차이는 대체 어느 정도 성능 격차를 낳을까요? 인텔의 도발로 시작된 전 세계 파운드리 시장의 나노 싸움입니다.오늘 칩맨사에서 알아보겠습니다.
머리 굵기 100만분의 1 초미세 싸움 난 파운드리
‘0.1나노’ 차이의 중요성을 알려면 파운드리, 즉 반도체 위탁생산 과정부터 봐야 합니다.
파운드리 업체란 팹리스(반도체 설계 전문) 기업이 설계한 반도체 제품을 위탁받아 생산 및 공급하는 업체를 말합니다.
반도체 생산에는 집적 회로 장치가 사용됩니다. 일반적으로 파운드리 공정의 수준을 의미하는 ‘나노’는 이들 회로 사이의 폭을 의미합니다. 3나노 공정 기반 반도체라는 것은 회로 간 폭을 3나노로 줄여 만든 반도체라는 뜻입니다.
회로 사이의 폭이 좁아지면 무엇이 좋을까요? 먼저 동일한 웨이퍼 면적에 더 많은 회로를 심을 수 있어 보다 정밀한 고성능 제품을 만들 수 있습니다. 동시에 전력 소모도 줄어들고 한 번에 만들 수 있는 반도체의 양도 늘어납니다.
하지만 문제는 1나노를 줄이기가 말처럼 쉽지 않습니다. 1나노는 머리카락 굵기의 10만분의 1입니다. 0.1나노면 100만분의 1입니다. 현존하는 기술 중 최첨단 공정기술이 지난해 삼성전자가 세계 최초로 양산을 시작한 3나노 공정이지만 여기서 더 줄이기는 쉽지 않습니다. 초미세 파운드리 공정별 최초 양산 시기를 살펴보면 ▷2016년 10나노 ▷2019년 7나노 ▷2020년 5나노 ▷2022년 3나노 순입니다.
그런데 그 와중에 인텔이 1.8나노 기반 웨이퍼를 가져왔으니 모두 놀랍습니다.
삼성 TSMC보다 빨라요?…일종의 선전포고입니다
이달 19일(현지 시간) 열린 인텔의 연례 개발자 행사 인텔 이노베이션(Intel Innovation)에서 팻 겔싱어 인텔 CEO는 1.8나노 웨이퍼를 들고 내년 1분기에 (1.8나노) 반도체 설계를 공정에 보낼 예정이라며 인텔이 제시한 4년 안에 5단계 공정 도약이 성공적으로 진행되고 있다고 말했습니다.
앞서 인텔은 2021년 파운드리 시장 재진출을 선언하고 5개 공정개발 로드맵을 발표한 바 있습니다. 그 중 1.8나노 공정이 마지막 단계입니다.